პროდუქტის თვისებები:
TYPE | აღწერე |
კატეგორია | ინტეგრირებული წრე (IC) ჩაშენებული სისტემა-ჩიპზე (SoC) |
მწარმოებელი | AMD Xilinx |
სერია | Zynq®-7000 |
პაკეტი | უჯრა |
პროდუქტის სტატუსი | Იყიდება |
სტრუქტურა | MCU, FPGA |
ძირითადი პროცესორი | ორბირთვიანი ARM® Cortex®-A9 MPCore™ CoreSight™-ით |
ფლეშ მეხსიერების ზომა | - |
ოპერატიული მეხსიერების ზომა | 256 კბ |
პერიფერიული მოწყობილობა | DMA |
დაკავშირების უნარი | CANbus, EBI/EMI, Ethernet, IC, MMC/SD/SDIO, SPI, UART/USART, USB OTG |
სიჩქარე | 667 MHz |
ძირითადი ატრიბუტები | Artix™-7 FPGA, 85K ლოგიკური ერთეული |
სამუშაო ტემპერატურა | -40°C ~ 100°C (TJ) |
პაკეტი/საბინაო | 484-LFBGA, CSPBGA |
მომწოდებლის მოწყობილობის პაკეტი | 484-CSPBGA (19x19) |
I/O ნომერი | 130 |
პროდუქტის ძირითადი ნომერი | XC7Z020 |
გარემო და ექსპორტის კლასიფიკაცია:
ატრიბუტი | აღწერე |
RoHS სტატუსი | შეესაბამება ROHS3 სპეციფიკაციას |
ტენიანობის მგრძნობელობის დონე (MSL) | 3 (168 საათი) |
REACH სტატუსი | არა-REACH პროდუქტები |
ECCN | 3A991D |
HTSUS | 8542.39.0001 |
Zynq-7000 SoC პირველი თაობის არქიტექტურა:
Zynq®-7000 ოჯახი დაფუძნებულია Xilinx SoC არქიტექტურაზე.ეს პროდუქტები აერთიანებს ფუნქციებით მდიდარ ორბირთვიან ან ერთბირთვიან ARM® Cortex™-A9 დამუშავების სისტემას (PS) და 28 ნმ Xilinx პროგრამირებად ლოგიკას (PL) ერთ მოწყობილობაში.ARM Cortex-A9 პროცესორები არის PS-ის გული და ასევე მოიცავს ჩიპურ მეხსიერებას, გარე მეხსიერების ინტერფეისებს და პერიფერიული კავშირის ინტერფეისების მდიდარ კომპლექტს.დამუშავების სისტემა (PS) ARM Cortex-A9 დაფუძნებული აპლიკაციის პროცესორის ერთეული (APU) • 2,5 DMIPS/MHz თითო CPU • CPU სიხშირე: 1 GHz-მდე • თანმიმდევრული მულტიპროცესორული მხარდაჭერა • ARMv7-A არქიტექტურა • TrustZone® უსაფრთხოება • Thumb®-2 ინსტრუქცია კომპლექტი • Jazelle® RCT-ის შესრულების გარემო არქიტექტურა • NEON™ მედიის დამუშავების ძრავა • ერთჯერადი და ორმაგი სიზუსტის ვექტორული მცურავი წერტილის ერთეული (VFPU) • CoreSight™ და პროგრამა Trace Macrocell (PTM) • ტაიმერი და შეფერხებები • სამი დამკვირვებელი ტაიმერი • ერთი გლობალური ტაიმერი • ორი სამმაგი ქრონომეტრიანი ქეში • 32 კბაიტი 1 დონის ოთხმხრივი კომპლექტის ასოციაციური ინსტრუქცია და მონაცემთა ქეში (დამოუკიდებელია თითოეული CPU-სთვის) • 512 კბაიტი 8-გზიანი ნაკრების ასოციაციური მე-2 დონის ქეში (გაზიარებული CPU-ებს შორის) • ბაიტის პარიტეტის მხარდაჭერა ჩიპზე მეხსიერება • ჩიპზე ჩატვირთვის ROM • 256 კბაიტი ჩიპზე ოპერატიული მეხსიერება (OCM) • ბაიტის პარიტეტის მხარდაჭერა გარე მეხსიერების ინტერფეისები • მრავალპროტოკოლის დინამიური მეხსიერების კონტროლერი • 16-ბიტიანი ან 32-ბიტიანი ინტერფეისები DDR3, DDR3L, DDR2 ან LPDDR2 მეხსიერება • ECC მხარდაჭერა 16-ბიტიან რეჟიმში • 1 გბაიტი მისამართების სივრცე სიმღერის გამოყენებით8-, 16- ან 32-ბიტიანი მეხსიერების რანგი • სტატიკური მეხსიერების ინტერფეისები • 8-ბიტიანი SRAM მონაცემთა ავტობუსი 64 მბ-მდე მხარდაჭერით • პარალელური NOR ფლეშ მხარდაჭერა • ONFI1.0 NAND ფლეშ მხარდაჭერა (1-ბიტი ECC ) • 1-bit SPI, 2-bit SPI, 4-bit SPI (quad-SPI) ან ორი quad-SPI (8-bit) სერიული NOR ფლეშ 8-არხიანი DMA კონტროლერი • მეხსიერების მეხსიერებაში, მეხსიერებაში -პერიფერიული, პერიფერიული მეხსიერებისა და ტრანზაქციის გაფანტვის მხარდაჭერა I/O პერიფერიული და ინტერფეისები • ორი 10/100/1000 სამ სიჩქარიანი Ethernet MAC პერიფერია IEEE Std 802.3 და IEEE Std 1588 revision 2.0 Scatter მხარდაჭერით • შესაძლებლობა • აღიარება 1588 rev.2 PTP ჩარჩო • GMII, RGMII და SGMII ინტერფეისი • ორი USB 2.0 OTG პერიფერია, თითოეული მხარს უჭერს 12 ბოლო წერტილს • USB 2.0 თავსებადი მოწყობილობის IP ბირთვი • მხარს უჭერს მოძრაობაში, მაღალსიჩქარიან, სრული სიჩქარით და დაბალი სიჩქარის რეჟიმები • Intel EHCI თავსებადი USB ჰოსტი • 8-ბიტიანი ULPI გარე PHY ინტერფეისი • ორი სრული CAN 2.0B თავსებადი CAN ავტობუსის ინტერფეისი • CAN 2.0-A და CAN 2.0-B და ISO 118981-1 სტანდარტების შესაბამისი • გარე PHY ინტერფეისი • ორი SD /SDIO 2.0/MMC3.31 თავსებადი კონტროლერები • ორი სრული დუპლექსური SPI პორტი სამი პერიფერიული ჩიპის არჩევით • ორი მაღალსიჩქარიანი UART (1 მბ/წმ-მდე) • ორი ძირითადი და slave I2C ინტერფეისი • GPIO ოთხი 32-ბიტიანი ბანკით , რომელთაგან 54-მდე ბიტი შეიძლება გამოყენებულ იქნას PS I/O-თან (ერთი ბანკი 32b და ერთი ბანკი 22b) და 64 ბიტი (32b-მდე ორი ბანკი) დაკავშირებული პროგრამირებად ლოგიკასთან • 54-მდე მოქნილი მულტიპლექსირებული I/O (MIO) პერიფერიული პინის მინიჭებისთვის.l ოსტატები შეყოვნებისა და ზოლისთვის.